岗位职责：

·       参与NPU（神经网络处理器）核心模块的微架构设计与RTL实现，包括运算单元、存储子系统、数据通路等；

·       负责模块级功能定义、代码编写、时序优化及低功耗设计；

·       协同验证团队完成模块级验证计划与覆盖率收敛，协助FPGA原型验证；

·       参与先进工艺（12nm及以下）的综合、形式验证及设计规则检查，优化PPA指标。

任职要求：

·       硕士及以上学历，微电子、集成电路、电子工程、计算机体系结构等相关专业；

·       扎实的数字电路基础，熟悉Verilog/SystemVerilog，理解ASIC前端设计流程；

·       对计算机体系结构、AI加速器或处理器设计有浓厚兴趣，有过相关课程项目/科研/竞赛经历；

·       熟悉EDA工具（VCS/DC/Genus等）或至少一种脚本语言者优先；

·       有CPU/GPU/NPU/FPGA设计经验、发表过ISSCC/JSSC/TCAS等相关论文者极具竞争力。

✨ 亮点：由10年以上芯片架构专家带教，直接参与下一代边缘端NPU核心设计。