1.完成从RTL/netlist到GDSII的ASIC后端实现，主要包括综合、APR、PV、IR、以及timing signoff;
2.配合前端或者中端人员调试sdc、netlist等；
3.配合设计人员和DFT工程师讨论时钟树结构，优化时钟树综合结果；
4.研究IP/IO/std cell application guide、以及配合前端和封装人员优化floorplan。
1.完成从RTL/netlist到GDSII的ASIC后端实现，主要包括综合、APR、PV、IR、以及timing signoff;
2.配合前端或者中端人员调试sdc、netlist等；
3.配合设计人员和DFT工程师讨论时钟树结构，优化时钟树综合结果；
4.研究IP/IO/std cell application guide、以及配合前端和封装人员优化floorplan。
请至个人中心完善简历后投递
